隨著電力電子變能裝置功率等級(jí)的提升, 核心電力電子器件的芯片封裝密度提高, 器件的芯片結(jié)溫越來越高, 對(duì)器件的熱可靠性提出了更加嚴(yán)苛的要求, 因此封裝失效成為一個(gè)廣泛關(guān)注的問題[1-3]。有研究表明, 器件的芯片結(jié)溫每升高10℃, 壽命就會(huì)降低一半, 而功率器件由于電壓電流等級(jí)較高, 所以其失效基本上都與工作時(shí)能量過大而引起芯片整體或局部結(jié)溫過高有關(guān)[4-5]。功率器件的封裝實(shí)現(xiàn)了內(nèi)部結(jié)構(gòu)與外部環(huán)境之間的電氣、熱和機(jī)械連接, 并為器件提供良好的散熱途徑, 保障了器件維持良好的熱穩(wěn)定性, 對(duì)提高功率器件封裝可靠性具有重要作用, 但焊料層是器件封裝結(jié)構(gòu)的薄弱環(huán)節(jié)之一。因此, 有必要就焊料層缺陷對(duì)器件熱穩(wěn)定性進(jìn)行研究。

焊料層處于器件散熱的主要通道上, 對(duì)器件的性能和熱穩(wěn)定性起著重要的作用。焊料層由于疲勞而出現(xiàn)空洞, 降低了器件的導(dǎo)熱性能, 芯片結(jié)溫升高, 使一些電、熱參數(shù)發(fā)生漂移, 如導(dǎo)通電阻RDS增大等[6-9], 進(jìn)而又對(duì)傳熱特性產(chǎn)生影響, 造成器件安全工作區(qū)縮小, 嚴(yán)重影響器件的熱穩(wěn)定性。

國內(nèi)外針對(duì)焊料層空洞問題進(jìn)行了一些研究。Katsis D C、Fleischer A S等人結(jié)合相關(guān)實(shí)驗(yàn), 對(duì)空洞與熱阻之間的關(guān)系進(jìn)行了研究[10-13]。張小玲等人主要采用有限元方法, 分析了芯片焊料層厚度、空洞等因素對(duì)大功率器件封裝溫度場[14-17]和應(yīng)力場[18]的影響;雖然也對(duì)空洞對(duì)封裝熱特性影響機(jī)理進(jìn)行了描述, 但各有側(cè)重, 缺少在同一工況下的系統(tǒng)完整的機(jī)理描述和建模分析。

本文通過有限元方法研究芯片焊料層和襯底焊料層空洞對(duì)芯片最高結(jié)溫的影響規(guī)律, 并引入傳熱學(xué)Fourier定律對(duì)影響規(guī)律加以分析, 系統(tǒng)全面地分析焊料層空洞對(duì)絕緣柵雙極型晶體管 ( 富士IGBT) 熱穩(wěn)定性影響機(jī)理和規(guī)律并進(jìn)行實(shí)驗(yàn)驗(yàn)證。

本文以某1 200 V/50 A半橋 富士IGBT器件為參考, 構(gòu)建7層結(jié)構(gòu) (如圖1所示) 的有限元熱仿真模型。 富士IGBT模型材料參數(shù)如表1所示, 其中陶瓷覆銅板 (direct bonded copper, 簡稱DBC) 上銅層不規(guī)則, 以實(shí)際模塊的封裝形狀和尺寸為準(zhǔn)。由于半橋結(jié)構(gòu)對(duì)稱, 所以選取模塊的1/2進(jìn)行建模, 忽略鋁線和其他接線端子, 如圖2所示。

采用ANSYS軟件進(jìn)行相關(guān)有限元仿真, 對(duì)模型仿真條件進(jìn)行如下設(shè)定: (1) 芯片均勻產(chǎn)熱, 加熱有功功率為70 W, 芯片體積產(chǎn)熱率為2.7 GW/m3, 熱量通過7層結(jié)構(gòu)逐層傳遞, 忽略 富士IGBT模塊上表面對(duì)流換熱和熱輻射。 (2) 整個(gè)模塊安裝在水冷散熱器上, 接觸良好對(duì)基板面均勻散熱, 對(duì)流散熱系數(shù)為2 000 W/ (m2·K) , 環(huán)境溫度為25℃, 基板3個(gè)側(cè)面與空氣自然對(duì)流散熱, 對(duì)流散熱系數(shù)為10W/ (m2·K) [19]。

研究單個(gè)空洞大小、位置時(shí), 在芯片焊料層上取5個(gè)典型位置作為代表, 如圖3所示。這5個(gè)典型位置代表了芯片焊料層空洞的整個(gè)分布, 位置1是焊料層中心, 位置2是頂角, 位置3是邊緣中點(diǎn), 位置2、3位于焊料層外邊緣, 位置4、5分別位于位置1和2、位置1和3的中間位置, 通過這幾個(gè)點(diǎn)的規(guī)律可得到完整的空洞分布位置的規(guī)律。位置6是襯底焊料層上遠(yuǎn)離芯片的位置, 本文1.3節(jié)將會(huì)對(duì)其進(jìn)行分析。在典型位置設(shè)置不同半徑R的空洞, 進(jìn)行有限元仿真。定義空洞率η為空洞面積與焊料層總面積之比, 將空洞總面積除以芯片焊料層面積即換算成空洞率, 結(jié)果如圖4、圖5所示。圖4中:圖4 (a) 是位置1、4、5器件溫度場分布示意圖, 芯片最高結(jié)溫均出現(xiàn)在空洞上方;圖4 (b) 是空洞在位置1、4、5處對(duì)芯片最高結(jié)溫θjmax的影響。

芯片結(jié)溫定義的是 富士IGBT集電極和內(nèi)部基區(qū)接觸的PN結(jié)的結(jié)溫, 該P(yáng)N結(jié)在 富士IGBT工作時(shí)是正偏的。芯片在ANSYS建模中等效為1個(gè)方塊, 如圖1、圖2所示, 根據(jù)實(shí)際不同電流下的 富士IGBT的導(dǎo)通電壓, 計(jì)算出導(dǎo)通穩(wěn)態(tài)損耗, 作為熱源直接加載到芯片ANSYS模型上。

由圖4、圖5可得, 在位置相同時(shí), 空洞越大則芯片結(jié)溫越高;在空洞大小相同時(shí), 位置1和焊料層邊緣位置特別是位置2處空洞對(duì)芯片最高結(jié)溫的影響效果明顯。

研究多個(gè)空洞對(duì)芯片最高結(jié)溫的影響, 引入3種規(guī)則的空洞分布模型, 包括邊緣分布、集中分布、均勻分布, 如圖6所示。單個(gè)空洞大小相同, 研究空洞率范圍為5%~50%時(shí)3種空洞分布對(duì)芯片最高結(jié)溫的影響, 結(jié)果如圖7所示。

由圖7可知, 在空洞率相同時(shí), 集中分布對(duì)芯片最高結(jié)溫的影響最大, 均勻分布的影響次之, 邊緣分布的影響最小;對(duì)比圖4、圖5, 在相同空洞率下, 單個(gè)大空洞對(duì)芯片最高結(jié)溫的影響比多個(gè)空洞的影響大。

引入傳熱學(xué)中的Fourier定律, 針對(duì)芯片焊料層空洞對(duì)芯片結(jié)溫分布規(guī)律進(jìn)行分析, 其數(shù)學(xué)表達(dá)式為

式中:Q為導(dǎo)熱過程中傳導(dǎo)的熱流量;λ為導(dǎo)熱系數(shù);A為垂直于熱流的截面積;?T為溫度梯度, 表征溫度場在空間上改變的大小程度, 溫度增大方向?yàn)檎? 溫度梯度增大, 芯片結(jié)溫升高。由式 (1) 可得

焊料層空洞減小了芯片熱量向下傳遞的截面面積A, 空洞越大, 截面 (芯片下表面) 面積A就越小。由式 (2) 可知, 當(dāng)傳導(dǎo)的熱流量Q一定時(shí), 熱量通過的給定截面面積越小, 芯片的溫度梯度就越大, 方向垂直芯片下表面向上;溫度梯度表征溫度場在空間上改變的大小程度, 溫度梯度增大, 芯片結(jié)溫升高。因此在位置相同時(shí), 單個(gè)空洞越大, 芯片最高結(jié)溫就越高。

焊料層空洞位置對(duì)芯片結(jié)溫的作用機(jī)理已經(jīng)在文獻(xiàn)[19]中分析過。在芯片中越靠近芯片中心, 垂直芯片方向溫度梯度就越大, 因此如果空洞分布越往中心位置集中, 就會(huì)阻礙越多的熱量向下傳導(dǎo), 芯片的結(jié)溫也就越高, 如圖7所示。

由上文可得, 在空洞率相同時(shí), 單個(gè)芯片焊料空洞對(duì)芯片結(jié)溫的影響比多個(gè)空洞大。在研究襯底焊料層空洞時(shí), 重點(diǎn)研究單個(gè)空洞對(duì)芯片結(jié)溫的影響。在襯底焊料層上取位置1、2、3, 對(duì)應(yīng)圖3相應(yīng)位置, 襯底焊料層位于如圖1所示的DBC下銅層和基板之間, 位置1、2、3在襯底焊料層內(nèi)部, 位置6為襯底焊料層遠(yuǎn)離芯片正下方的位置。在位置1、2、3、6設(shè)置不同大小空洞, 研究單個(gè)空洞大小位置對(duì)芯片結(jié)溫的影響。

圖8為襯底焊料層不同位置空洞半徑R對(duì)芯片最高結(jié)溫θjmax的仿真結(jié)果。在空洞大小 (半徑R) 相同時(shí), 空洞距離芯片中心越遠(yuǎn), 芯片最高結(jié)溫就越低。如果將圖4、圖5橫坐標(biāo)改為空洞半徑, 對(duì)比圖8就可以得到以下結(jié)論:空洞大小相同時(shí), 芯片焊料層空洞對(duì)芯片最高結(jié)溫的影響效果比襯底焊料層空洞明顯。

在襯底焊料層中空洞大小、位置對(duì)芯片結(jié)溫的作用機(jī)理與芯片焊料層空洞相關(guān)機(jī)理類似。襯底焊料層與芯片之間隔著芯片焊料層和DBC板, 襯底焊料層空洞不能直接對(duì)芯片結(jié)溫施加影響, 因此空洞率相同時(shí), 襯底空洞對(duì)芯片結(jié)溫的影響明顯不如芯片焊料層。

實(shí)驗(yàn)過程如圖9所示。取一批樣品進(jìn)行溫度沖擊實(shí)驗(yàn), 加速焊料層受熱應(yīng)力疲勞過程。溫度沖擊是由溫度沖擊實(shí)驗(yàn)箱完成的, 設(shè)置高溫為135℃, 低溫為-40℃, 對(duì)一批20個(gè) 富士IGBT樣品進(jìn)行連續(xù)沖擊實(shí)驗(yàn), 每隔約200個(gè)循環(huán)周期, 取出來測1次空洞的情況, 從中選取空洞情況滿足要求的樣品。分批次實(shí)驗(yàn)不同時(shí)間后, 獲得不同的空洞情況, 然后利用超聲波掃描顯微鏡來測量樣品的芯片焊料層空洞率, 最后將樣品接入電路, 施加相同的加熱有功功率和散熱條件, 待芯片結(jié)溫穩(wěn)定后分別用熱敏參數(shù)法和紅外探測法來測量芯片結(jié)溫。

利用超聲波掃描顯微鏡來測量樣品空洞率, 結(jié)果如圖10 (部分樣品) 所示。圖10 (a) 為應(yīng)力實(shí)驗(yàn)前的模塊, 圖10 (b) 為應(yīng)力實(shí)驗(yàn)后的模塊, 中心圓形區(qū)域即為空洞。

熱敏參數(shù)法是一種利用熱敏參數(shù)與 富士IGBT芯片結(jié)溫之間存在的對(duì)應(yīng)關(guān)系來間接測量芯片結(jié)溫和熱阻的方法, 由于測量的是芯片端子的壓降, 因此表征的是芯片結(jié)溫的平均效應(yīng)[20]。

按照?qǐng)D11搭建溫度標(biāo)定實(shí)驗(yàn)平臺(tái)。將 富士IGBT放置在可以準(zhǔn)確調(diào)節(jié)溫度的恒溫箱內(nèi), S1、D1分別為被測 富士IGBT芯片和與其并聯(lián)的續(xù)流二極管;I為大電流源, 提供 富士IGBT加熱有功功率;i為小電流源, 提供測試小電流, 設(shè)為0.1 A;V是測量芯片導(dǎo)通壓降的數(shù)字萬用表;D為二極管, 防止小電流測試時(shí)電流流入大電流源。通過恒溫箱設(shè)置不同的溫度, 讀出測試小電流下的芯片導(dǎo)通壓降, 得到芯片導(dǎo)通壓降UCE與芯片結(jié)溫θj之間關(guān)系即熱敏參數(shù)曲線方程

式中:Ua是熱敏參數(shù)曲線在芯片結(jié)溫θj為0時(shí)的電壓;CT是擬合得到的UCE隨θj的變化率。

在器件芯片正下方底板位置設(shè)置溫度傳感器測量器件底板殼溫, 通過計(jì)算機(jī)軟件控制大電流源滯后幾s時(shí)間斷開, 讀出測試小電流下的芯片導(dǎo)通壓降UCE。通過器件熱敏參數(shù)曲線方程 (3) , 推算導(dǎo)通壓降UCE對(duì)應(yīng)的芯片結(jié)溫θj。

以其中1個(gè)樣品為例, 將其放入恒溫箱達(dá)到設(shè)定溫度后保持25 min時(shí)間使芯片各部分充分達(dá)到設(shè)定溫度, 然后導(dǎo)通0.1 A測試小電流, 讀出此時(shí)壓降, 繪制0.1 A測試小電流下導(dǎo)通壓降UCE隨芯片結(jié)溫θj的變化曲線, 如圖12所示, 并進(jìn)行線性擬合, 芯片結(jié)溫定標(biāo)曲線如式 (4) 所示

實(shí)際工作時(shí), 在芯片結(jié)溫達(dá)到穩(wěn)態(tài)后切換測試小電流, 迅速讀出導(dǎo)通壓降, 并由式 (4) 計(jì)算得到此時(shí)的芯片結(jié)溫, 如表2所示。通過圖12擬合曲線與實(shí)測值比對(duì), 該方法的誤差可控制在2℃以內(nèi)。

與熱敏參數(shù)法的不同, 紅外探測法利用紅外熱像儀直接測出芯片結(jié)溫分布情況, 如圖13所示為樣品的測試結(jié)果, 每個(gè)樣品均包含圖3所示的6個(gè)位置。選取6個(gè)空洞率逐漸升高的樣品進(jìn)行測量。

測量結(jié)果如表2所示, 得到如圖14所示芯片襯底焊料層空洞率與芯片結(jié)溫之間的變化關(guān)系。需要說明的是, 加熱時(shí)間以芯片結(jié)溫達(dá)到熱平衡為準(zhǔn), 即芯片結(jié)溫達(dá)到穩(wěn)定值;紅外熱像儀讀出的是芯片表面溫度, 通過表1可以得到芯片熱阻約為0.03K/W, 因此, 70 W時(shí)芯片表面和內(nèi)部穩(wěn)態(tài)結(jié)溫差最大約為2.1℃, 紅外探測的芯片結(jié)溫比實(shí)際結(jié)溫要低。

通過在大量不同應(yīng)力條件下的樣品中進(jìn)行篩選, 得到滿足要求的空洞情況。實(shí)驗(yàn)發(fā)現(xiàn), 加速應(yīng)力下主要空洞出現(xiàn)在芯片中心附近, 因此, 選取芯片中心位置的空洞來驗(yàn)證空洞建模。然后基于驗(yàn)證的空洞模型, 對(duì)其他位置的仿真進(jìn)行驗(yàn)證。由圖14可知, 對(duì)于芯片中心位置單個(gè)空洞, 芯片最高結(jié)溫隨空洞的增大而升高, 實(shí)驗(yàn)結(jié)果與仿真規(guī)律符合較好。其中, 在空洞率為27.56%的工況下, 紅外探測芯片結(jié)溫較低, 這是由于該空洞率下現(xiàn)有實(shí)驗(yàn)所得樣品的空洞偏離芯片中心, 由1.2.1節(jié)分析可知, 此時(shí)的芯片結(jié)溫小于空洞在芯片中心處的芯片結(jié)溫, 而熱敏參數(shù)法測量的結(jié)果, 其總體效應(yīng)削弱了空洞偏離芯片中心的影響, 因此2種方法測量結(jié)果差別比其他空洞率下要大。

通過熱敏參數(shù)法對(duì)芯片結(jié)溫θj進(jìn)行測量, 通過熱電偶對(duì)芯片底板溫度進(jìn)行提取, 通過恒流源和示波器對(duì)芯片導(dǎo)通穩(wěn)態(tài)電壓電流進(jìn)行提取, 進(jìn)而計(jì)算出導(dǎo)通穩(wěn)態(tài)損耗。熱阻Rth, j-c的計(jì)算式為

式中:θcase為芯片殼溫;PH為芯片加熱有功功率。利用式 (5) 可以計(jì)算得出不同空洞率下的熱阻變化情況, 熱阻測量結(jié)果如表3和圖15所示。

由圖15可以看出, 芯片襯底焊料層空洞率與 富士IGBT結(jié)殼熱阻近似呈線性變化關(guān)系。

軍標(biāo)中一般將空洞率限制在3%~6%, 工業(yè)界一般將空洞率限制在5%~10%[21]。在進(jìn)行有限元仿真過程中發(fā)現(xiàn), 位于芯片焊料層中心和頂角位置, 空洞率相對(duì)較大時(shí) (η>5%) , 芯片最高結(jié)溫與單個(gè)空洞面積、器件加熱有功功率及散熱系數(shù)呈一定函數(shù)關(guān)系變化。下面討論芯片最高結(jié)溫與空洞半徑 (R) 、器件加熱有功功率 (PH) 以及散熱條件之間的函數(shù)關(guān)系, 以便對(duì) 富士IGBT的極限工作能力進(jìn)行預(yù)測表3 不同襯底焊料層空洞率下的熱阻測量結(jié)果Table 3 Thermal resistance under different void ratio in substrate

在圖5中的芯片中心和頂角位置, 在單個(gè)空洞的η>5%時(shí), 芯片最高結(jié)溫與空洞大小 (用空洞率表示) 呈線性關(guān)系。在3維模型中心和頂角位置設(shè)置η為5%的單個(gè)空洞, 對(duì) 富士IGBT芯片上施加不同加熱有功功率, 結(jié)果如圖16所示。在空洞大小一定時(shí), 芯片最高結(jié)溫與加熱有功功率呈線性關(guān)系。

空洞大小與加熱有功功率是相互獨(dú)立的因素, 由概率統(tǒng)計(jì)2維隨機(jī)變量分布函數(shù)特征, 在散熱條件一定時(shí), 對(duì)于中心和頂角位置, 芯片最高結(jié)溫θjmax有如下關(guān)系

式中:a1、a2、a3、a4為函數(shù)的系數(shù)。利用相同散熱條件, 不同空洞半徑R和加熱有功功率PH下的芯片最高結(jié)溫?cái)?shù)據(jù)即可擬合得到式 (6) 的系數(shù)。

控制冷卻水的流速和水溫能改變散熱器對(duì)器件基板的散熱系數(shù)。在空洞大小, 芯片加熱有功功率一定時(shí), 分析基板散熱系數(shù)α與芯片最高結(jié)溫θjmax的關(guān)系, 仿真結(jié)果如圖17所示。圖17為5%空洞率和70 W、80 W、90 W加熱有功功率下, 芯片最高結(jié)溫隨基板散熱系數(shù)的變化曲線。

芯片結(jié)溫隨散熱系數(shù)變化復(fù)雜, 而實(shí)際工況下散熱器的散熱條件固定, 因此可以利用實(shí)際散熱條件下芯片結(jié)溫與單個(gè)空洞大小、器件加熱有功功率的函數(shù)關(guān)系, 再結(jié)合器件溫度循環(huán)下的熱疲勞和熱損傷對(duì)器件電氣性能的影響, 可對(duì)不同工況和器件狀態(tài)下的芯片結(jié)溫進(jìn)行預(yù)測, 獲得器件工作的極限邊界, 指導(dǎo)實(shí)際應(yīng)用。

1) 通過3維有限元仿真, 研究空洞對(duì)器件熱穩(wěn)定性的影響, 結(jié)果表明:空洞率相同的前提下, 對(duì)角線上的空洞對(duì)芯片結(jié)溫的影響最大, 其次是邊緣, 最后是介于邊緣和中心的位置;位置相同的條件下, 影響程度從大到小依次是頂點(diǎn)、邊緣和中心。2種情況下, 單個(gè)空洞的影響均大于相同空洞率下的空洞分布影響, 而空洞分布中影響最大的還是中心集中分布的情況。

2) 芯片襯底焊料層空洞率與芯片結(jié)溫以及芯片結(jié)殼熱阻均呈現(xiàn)出近似線性關(guān)系, 有助于建立芯片疲勞與芯片結(jié)溫的關(guān)系, 該線性關(guān)系的系數(shù)是可以通過仿真或?qū)嶒?yàn)數(shù)據(jù)得到的;不同電壓、電流等級(jí)的模塊, 由于芯片尺寸、焊料層尺寸不同, 所以這個(gè)系數(shù)也會(huì)不一樣。

3) 在空洞位置和散熱條件一定時(shí), 空洞大小、芯片加熱有功功率與芯片結(jié)溫呈一定函數(shù)關(guān)系, 可基于有限元仿真規(guī)律和數(shù)據(jù)擬合得到, 掌握這一函數(shù)關(guān)系對(duì)預(yù)測芯片結(jié)溫和極限使用邊界具有重要意義。