您是否知道，現(xiàn)代芯片中一個(gè)晶體管柵極的寄生電容可能比一粒灰塵的重量更難測(cè)量？當(dāng)電路進(jìn)入納米尺度，attofarad（af） 這個(gè)曾被視為理論概念的電容單位，已成為設(shè)計(jì)成敗的關(guān)鍵指標(biāo)。

什么是attofarad級(jí)電容

attofarad（af） 代表10?1?法拉，相當(dāng)于萬億分之一納法拉。在宏觀電路中可忽略的量值，在納米集成電路中卻舉足輕重：
– 單個(gè)MOSFET柵極電容：約1-10af量級(jí)
– 量子點(diǎn)耦合電容：低至zeptofarad(10?21F)范圍
– 導(dǎo)線間寄生電容：主導(dǎo)納米芯片能耗的關(guān)鍵因素
當(dāng)特征尺寸突破7nm節(jié)點(diǎn)，傳統(tǒng)皮法拉（pF） 單位如同用米尺測(cè)量發(fā)絲直徑。工品實(shí)業(yè)技術(shù)團(tuán)隊(duì)指出：af級(jí)精度測(cè)量能力已成為先進(jìn)制程的準(zhǔn)入門檻。

納米電路為何依賴af計(jì)量

隨著集成電路微型化加速，電容計(jì)量面臨三重顛覆性挑戰(zhàn)：

微觀效應(yīng)主導(dǎo)性能

• 量子隧穿效應(yīng)導(dǎo)致電荷泄漏
• 原子級(jí)材料厚度變化引發(fā)電容波動(dòng)
• 單電子存儲(chǔ)器件對(duì)電荷量極端敏感
  2023年國(guó)際半導(dǎo)體技術(shù)路線圖(IRDS)強(qiáng)調(diào)：3nm以下工藝需控制寄生電容在af量級(jí)，否則將引發(fā)信號(hào)完整性崩潰 (來源：IEEE IRDS,2023)。

實(shí)現(xiàn)af計(jì)量的技術(shù)路徑

行業(yè)正通過多維度創(chuàng)新應(yīng)對(duì)測(cè)量挑戰(zhàn)：

新型測(cè)量方法論

• 單電子晶體管傳感技術(shù)
• 掃描微波阻抗顯微鏡
• 量子化電荷泵測(cè)量法

設(shè)計(jì)端解決方案

• 電磁場(chǎng)仿真軟件新增af級(jí)建模模塊
• 采用低寄生電容布局架構(gòu)
• 開發(fā)電容自補(bǔ)償電路
  工品實(shí)業(yè)通過材料選型指導(dǎo)與仿真平臺(tái)對(duì)接，助力客戶跨越af級(jí)設(shè)計(jì)鴻溝。某5G射頻芯片企業(yè)采用其方案后，成功將寄生電容控制在目標(biāo)值的±3af范圍內(nèi)。