2024年智能芯片發(fā)展將圍繞兩大核心方向展開：面向云端人工智能訓(xùn)練的高算力芯片持續(xù)突破，以及適配邊緣設(shè)備的超低功耗推理芯片快速迭代。技術(shù)演進(jìn)聚焦架構(gòu)創(chuàng)新、能效優(yōu)化與異構(gòu)集成三大維度。

一、人工智能芯片的架構(gòu)革命

1.1 大模型驅(qū)動(dòng)的專用架構(gòu)

• 張量核心成為基礎(chǔ)運(yùn)算單元，加速矩陣運(yùn)算
• 稀疏計(jì)算技術(shù)減少無(wú)效計(jì)算功耗
• 動(dòng)態(tài)精度可調(diào)架構(gòu)平衡算力與能效

1.2 存算一體技術(shù)突破

近存計(jì)算架構(gòu)將內(nèi)存與計(jì)算單元距離縮短60%以上(來(lái)源：IEEE)。存內(nèi)計(jì)算芯片通過(guò)模擬計(jì)算方式，在存儲(chǔ)單元內(nèi)直接完成乘加運(yùn)算，大幅降低數(shù)據(jù)搬運(yùn)功耗。

二、邊緣計(jì)算芯片的關(guān)鍵進(jìn)化

2.1 超低功耗設(shè)計(jì)范式

采用事件驅(qū)動(dòng)型架構(gòu)，僅在數(shù)據(jù)變化時(shí)激活運(yùn)算單元。亞閾值電路設(shè)計(jì)使芯片在0.5V以下電壓穩(wěn)定運(yùn)行，功耗降至毫瓦級(jí)。

2.2 多模態(tài)感知融合

新一代邊緣芯片集成多傳感器接口，支持視覺(jué)、語(yǔ)音、振動(dòng)等信號(hào)并行處理。神經(jīng)形態(tài)計(jì)算單元模擬生物神經(jīng)元特性，實(shí)現(xiàn)脈沖神經(jīng)網(wǎng)絡(luò)高效處理。

三、異構(gòu)集成引領(lǐng)封裝創(chuàng)新

3.1 先進(jìn)封裝技術(shù)應(yīng)用

2.5D/3D封裝通過(guò)硅中介層實(shí)現(xiàn)芯片垂直堆疊，互連密度提升8倍(來(lái)源：SEMI)。Chiplet架構(gòu)將不同工藝節(jié)點(diǎn)芯片模塊化集成，顯著降低開發(fā)成本。

3.2 光電融合接口

硅光互連模塊開始集成于先進(jìn)封裝，替代傳統(tǒng)銅互連。光鏈路傳輸帶寬可達(dá)Tb/s級(jí)，同時(shí)降低90%傳輸功耗(來(lái)源：OFC會(huì)議)。